PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-211191

(43) Date of publication of application: 03.08.1992

(51)Int.CI.

H05K 1/16 H01B 3/00 H01G 4/12 H01L 25/00 // H01L 25/04 H01L 25/18

(21)Application number: 03-017451

08.02.1991

(71)Applicant: HITACHI LTD

(72)Inventor: SHINOHARA KOICHI

INOUE KOICHI **ABE YOICHI** KATO AKIRA **SUZUKI HIDEO** YAMADA KAZUJI

TAKAHASHI MASAAKI NAKANISHI KEIICHIRO

(30)Priority

(22)Date of filing:

Priority number: 02 28294


Priority date: 09.02.1990

Priority country: JP

(54) SUBSTRATE WITH BUILT-IN CAPACITOR

(57)Abstract:

PURPOSE: To reduce the occurrence of high-frequency switching noise which is generated when logic circuits are simultaneously switched by reducing the inductance between an LSI and a capacitor formed on a substrate. CONSTITUTION: A capacitor is formed so that the inductance between the bonding pad of an LSI mounted on a ceramic substrate 3 and the electrode 7 of the capacitor can be suppressed to 0.05nH. Since the inductance between the LSI and the capacitor is suppressed, the high-frequency component of the noise generated by power supply can be reduced. Therefore, the rise time of signals can be shortened and the operating can be increased.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平4-211191

(43)公開日 平成4年(1992)8月3日


(51) Int.Cl. ⁵	識別記号	庁内整理番号	FΙ	技術表示箇所
H05K 1/16	D	8727-4E		
H01B 3/00	F	9059-5G		
H01G 4/12	3 4 6	7135-5E		
H01L 25/00	В	7638-4M		
		7638-4M	HOlL	25/04 Z
			審査請求 未請求	R 請求項の数26(全 19 頁) 最終頁に続く
(21)出願番号	特願平 3-17451		(71)出願人	000005108
				株式会社日立製作所
(22)出願日	平成3年(1991)2月	18日		東京都千代田区神田駿河台4丁目6番地
			(72)発明者	篠原 浩一
(31)優先権主張番号	特顏平2-28294			茨城県日立市久慈町4026番地 株式会社日
(32)優先日	平2 (1990) 2月9日	3		立製作所日立研究所内
(33)優先権主張国	日本(JP)		(72)発明者	井上 広一
				茨城県日立市久慈町4026番地 株式会社日
				立製作所日立研究所内
			(72)発明者	阿部 洋一
				茨城県日立市久慈町4026番地 株式会社日
•				立製作所日立研究所内
			(74)代理人	弁理士 高田 幸彦
				最終頁に続く

(54)【発明の名称】 コンデンサ内蔵基板

(57)【要約】

【目的】 LS I から基板上に形成したコンデンサまでのインダクタンスを小さくすることにより、論理回路が同時に切り替わるときに発生する高周波の同時切替ノイズを低減する。

【構成】セラミック基板3上に搭載したLSIのボンディングパッドからコンデンサの電極7までのインダクタンスを0.05nH となるようにコンデンサを形成する。LSIからコンデンサまでのインダクタンスが小さいことにより、電源に発生するノイズ成分の中で高周波のノイズを低減することができる。これにより、信号の立上り時間を速めることができ、演算速度の高速化が可能となる。



【特許請求の範囲】

【請求項1】セラミック絶縁材料からなる絶縁部と導体 配線とからなるセラミック回路基板上に、有機物と導体 配線とからなる薄膜回路が形成され、電気的接続部を介 してLSIが搭載された構造であって、前記セラミック 回路基板と前記電気的接続部との間に、コンデンサが形 成されていることを特徴とするコンデンサ内蔵基板。

【請求項2】セラミック絶縁材料からなる絶縁部と導体 配線とからなるセラミック回路基板上に、有機物と導体 配線とからなる薄膜回路が形成され、電気的接続部を介 してLSIが搭載された構造であって、前記薄膜回路内 部にコンデンサが形成されていることを特徴とするコン デンサ内蔵基板。

【請求項3】セラミック絶縁材料からなる絶縁部と導体配線とからなるセラミック回路基板上に、有機物と導体配線とからなる薄膜回路が形成され、電気的接続部を介してLSIが搭載された構造であって、前記セラミック回路基板と前記薄膜回路との間に、コンデンサが形成されていることを特徴とするコンデンサ内蔵基板。

【請求項4】セラミック絶縁材料からなる絶縁部と導体 20 配線とからなるセラミック回路基板上に、有機物と導体配線とからなる薄膜回路及び有機物からなる保護膜が形成され、電気的接続部を介してLSIが搭載された構造であって、前記薄膜回路と前記保護膜との間に、コンデンサが形成されていることを特徴とするコンデンサ内蔵 基板.

【請求項5】セラミック絶縁材料からなる絶縁部と導体配線とからなり、スルーホールを有するセラミック回路基板上に、電気的接続部を介してLSIが搭載された構造であって、前記セラミック回路基板表面にコンデンサ 30が形成され、該コンデンサの誘電体部分を前記スルーホールが貫通していることを特徴とするコンデンサ内蔵基板。

【請求項6】前記コンデンサが、前記電気的接続部の直下に位置することを特徴とする請求項1乃至5記載のコンデンサ内蔵基板。

【請求項7】セラミック絶縁材料からなる絶縁部と導体配線とからなるセラミック回路基板上に、有機物と導体配線とからなる薄膜回路が形成され、電気的接続部を介して複数種の電源系を有するLSIが搭載された構造で 40 あって、前記セラミック回路基板と前記電気的接続部との間にコンデンサが形成され、該LSIの複数種の電源系に対応する同じ種の電位の接続部が電気的に短絡された場合に、前記電気的接続部と前記コンデンサの電極との間のインダクタンスが、それぞれ0.05nH以下であることを特徴とするコンデンサ内蔵基板。

【請求項8】前記複数種の電源系における電気的接続部とコンデンサの電極との間のそれぞれのインダクタンス及び前記コンデンサ自身のインダクタンスの和が、0.2 n H以下であることを特徴とする請求項7記載のコン 50

デンサ内蔵基板。

【請求項9】セラミック絶縁材料からなる絶縁部と導体配線とからなるセラミック回路基板上に、有機物と導体配線とからなる薄膜回路が形成され、電気的接続部を介して複数種の電源系を有するLSIが搭載された構造であって、前記セラミック回路基板と前記電気的接続部との間にコンデンサが形成され、該LSIの複数種の電源系に対応する同じ種の電位の接続部が電気的に短絡されない場合に、前記電気的接続部のうちの一つから、対応するコンデンサの電極までのインダクタンスが、1nH以下であることを特徴とするコンデンサ内蔵基板。

2

【請求項10】前記コンデンサ自身のインダクタンスが 0.2nH以下であることを特徴とする請求項7または 9記載のコンデンサ内蔵基板。

【請求項11】前記コンデンサの容量が5nF以上であることを特徴とする請求項7または9記載のコンデンサ内蔵基板。

【請求項12】セラミック絶縁材料からなる絶縁部と導体配線とからなるセラミック回路基板上に、有機物と導体配線とからなる薄膜回路が形成され、電気的接続部を介してLSIが搭載され、前記セラミック回路基板と前記電気的接続部との間にコンデンサが形成され、該LSIの電源ラインと前記コンデンサとが接続された構造であって、前記電気的接続部と前記コンデンサとの間の距離が0.1mm以下であることを特徴とするコンデンサ内蔵基板。

【請求項13】前記コンデンサを形成している誘電体層の厚さが50μm以下であることを特徴とする請求項12記載のコンデンサ内蔵基板。

【請求項14】前記コンデンサを形成している誘電体層 の厚さが5μm以下である薄膜からなることを特徴とす る請求項12記載のコンデンサ内蔵基板。

【請求項15】前記コンデンサが複数個に分割されていることを特徴とする請求項12記載のコンデンサ内蔵基板。

【請求項16】セラミック絶縁材料からなる絶縁部と導体配線とからなるセラミック回路基板上に、有機物と導体配線とからなる薄膜回路が形成され、電気的接続部を介して複数種の電源系を有するLSIが搭載された構造であって、前記セラミック回路基板と前記電気的接続部との間にコンデンサが形成され、該LSIの複数種の電源系に対応する同じ種の電位の接続部が電気的に短絡された場合に、前記電気的接続部から前記コンデンサ側を見た場合のインピーダンスの大きさが、主要なノイズ成分の周波数領域において2Ω以下であることを特徴とするコンデンサ内蔵基板。

【請求項17】前記周波数領域が、0.5~1.5 GHzであることを特徴とする請求項16記載のコンデンサ内蔵基板。

【請求項18】前記複数種の電源系のうちの一つに関す

るインピーダンスの大きさが、0.5~1.5 GHz の 周波数領域において10Q以下であることを特徴とする 請求項16記載のコンデンサ内歳基板。

【蘭求項19】セラミック絶録材料からなる絶縁部と導体配線とからなり、スルーホールを有するセラミック回路基板の、一方の面にコンデンサを形成し、該コンデンサ形成面に対して裏面にポリイミド絶縁層と轉膜抵抗とからなる終端抵抗を形成したことを特徴とするコンデンサ内蔵基板。

【請求項20】セラミック絶縁材料からなる絶縁部と導 10 体配線とからなり、スルーホールを有するセラミック回 路基板上に、ポリイミド絶縁層と薄膜抵抗とからなる終 端抵抗を形成し、該終端抵抗上に誘電体として有機物を 適用した薄膜コンデンサを形成したことを特徴とするコ ンデンサ内蔵基板。

【請求項21】前記スルーホールピッチが500μm以下であることを特徴とする請求項19または20記載のコンデンサ内蔵基板。

【請求項22】誘電体とその両面に形成された電極とからなり、前記誘電体部分を貫通するスルーホールが形成 20 されたコンデンサであって、前記電極間距離が5μm以下であることを特徴とするコンデンサ。

【請求項23】セラミック絶縁材料からなる絶縁部と導体配線とからなり、スルーホールが形成された二つのセラミック回路基板を有し、該セラミック回路基板の一方にポリイミド層と薄膜抵抗とからなる終端抵抗を形成し、もう一方にコンデンサを形成し、LSI, コンデンサを形成した基板、終端抵抗を形成した基板の順に配置し、はんだで接続したことを特徴とする実装構造。

【請求項24】マシンサイクルが10ns以下であっ 30 て、請求項1乃至21記載のコンデンサ内蔵基板を有す ることを特徴とする電子計算機。

【請求項25】セラミック絶縁材料からなる絶縁部と導体配線とからなり、平坦化されたセラミック基板上に、電極の形成、パターニング、誘電体の形成、パターニング、電極の形成、パターニングの工程を順次行うことを特徴とするコンデンサの製造方法。

【請求項26】セラミック絶縁材料からなる絶縁部と導体配線とからなるセラミック回路基板上に、タンタルのアルコキシドをアルコールと共に加熱しながら撹拌し、さらに水及び酢酸を加えて窒素中で撹拌して前記アルコキシドを加水分解し、得られた濃縮液を塗布することによって、厚さ0.1 乃至1μmの五酸化タンタルの薄膜を形成することを特徴とする請求項1乃至21記載のコンデンサ内蔵基板の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電子計算機のGHz (ギガヘルツ)程度までの高周波の同時切替ノイズを低 減するためのコンデンサを内蔵した基板に関する。 [0002]

【従来の技術】電子計算機においては、近年ますます演算が高速化する傾向が著しい。高速化に伴って、ノイズによる誤動作が大きな問題になりつつある。ノイズとしては、スイッチングによる電源電圧の変動、及び信号経路問の相互作用即ち、クロストーク(漏話)が主なものである。

【0003】電源のノイズを低減するには様々な手段があるが、コンデンサを電源経路に適宜挿入する方法が最も有効な手段の一つである。

【0004】コンデンサには、容量、耐電圧、周波数特性の三つの性能が要求されるが、電子計算機は動作電圧が低いため、耐電圧特性はあまり問題とはされず、さらに、今後は動作電圧が低下する傾向にあるので、ますます重要でなくなると考えられる。一方、電子計算機の演算の高速化は止まる所を知らず、近い将来、動作周波数がGHzの高周波領域に突入するはずである。そのために、特に高周波特性の優れたコンデンサが要求され、今後、ますますこの傾向に拍車が掛かるものと予想される。従って、今後はコンデンサの耐電圧特性より、周波数特性にその重点が置かれていくものと考えられる。

【0005】コンデンサの容量が、極板間の誘電体の誘電率に大きく左右されることは、周知の事実である。さらに、誘電率を決定づけるのは分極であり、分極の形態によって、動作周波数範囲が大きく異なることも、よく知られている。分極は、以下に述べる4つの分極の和で成り立っている。すなわち、(1)空間電荷分極、(2)配向(双極子)分極、(3)イオン分極、(4)電子分極である。

【0006】一般にチップコンデンサなどに使用されているPb(Mg1 sNbs s)Os-PbTiOs(比誘電率:2万程度),チタン酸パリウム(BaTiOs)(比誘電率:1万程度)のような高誘電率材は、配向(双極子)分極によって大きな比誘電率が生じている。

【0007】これらの分極の中で、GHz以上の高周波 領域でも安定して動作する分極は、イオン分極と電子分 極である。よってGH2以上の高周波領域で使用するコ ンデンサの誘電体材料は、イオン分極と電子分極とから 構成されるTa2 Os のような誘電体材料が好ましい。最 近、吉野完他、"パッケージ内に実装できるTa2O5 薄 膜コンデンサの高速動作",電子情報通信学会技術研究 報告第88巻233号に見られるように、単体のコンデ ンサではあるが、セラミック基板に直接取り付ける形態 の髙周波コンデンサが現れてきている。しかし、比誘電 率の小さい(20~30)材料で、しかも、膜厚が10 0μm (ミクロン) 以上と厚いため、容量はせいぜい1 nF(ナノファラッド、外形2mm角)であり、ノイズ を充分に吸収するために必要とされている容量には不十 分である。さらに、コンデンサの占める部分に他の回路 50 を形成できず、実装密度が上がらない。

【00008】また高周波特性を必要としない分野では、セラミック基板にコンデンサを内蔵する技術は一般的である。例えば、特開昭62-169461号公報、特開昭61-47691号公報に記載されているように、コンデンサ素子と導体配線とを絶縁性のセラミックスで一体成形封止したセラミック複合基板は得られている。

【0009】また特開昭57-37818 号公報に記載されているように、同時切替ノイズの低減のために、積層されたセラミックシートのうちの少なくとも一対の間に、複数個の小さいコンデンサ素子のアレイが位置付けられた 10 チップ用キャリアも得られている。

[0010]

【発明が解決しようとする課題】近年、大型電子計算機またはワークステーションなどの中小型計算機の論理回路に使用される信号の立上り、立下り時間が高速化するのに伴って、同時に切り替わる論理回路の増加によって、同時切替ノイズの発生が問題となってきている。

【0011】 ノイズには、電源系に発生するものと信号 系に発生するものとがあるが、本発明で解決しようとし ているのは、ノイズの中でも電源系に発生するノイズを 20 低減することである。

【0012】計算機においては、ECL回路、パイポーラを用いた回路とCMOS回路との組合せである、いわゆるBiCNOS回路等が採用されている。論理回路が同時に切り替わったときに電源に発生するノイズにはいろいろな原因があるが、それらのノイズの中でも主に問題となるのは、ECL回路については、信号電流が終端抵抗を通って電源Vttに流れ込むことによって発生する電源Vttのゆれである。このVttのゆれを終端抵抗同時切替ノイズと呼ぶ。

【0013】またBiCMOS回路において問題となるのは、瞬間的に流れる貫通電流と電源ラインのインダクタンスとによって発生するノイズである。BiCMOS回路において発生する貫通電流の発生メカニズムは、BiCMOS回路で電源電位と接地電位とに接続された一対のトランジスタが論理"1","0"に対応して切り替わるとき、一方がOFFする前にもう一方がONしてしまうため、瞬間的に両方のトランジスタがONとなるため、貫通電流が発生するものである。このトランジスタの切り替わるスピードは、1ns(ナノセカンド)以下程度であるた40め、電源系のインダクタンスの影響で電源には0.5~1GHz程度のノイズが発生する。

【0014】また終端抵抗同時切替ノイズについて詳しく検討した結果、図4に示すようにこのノイズには、演算処理に使用される信号と同程度の立上り時間を持つ成分 v1と、その後に遅れて来る成分 v2とがあることがわかった。ここでノイズ成分 v2 を低下させるのであれば、比較的容量の大きなコンデンサを設置することが有効である。

【0 0 1 5】 しかし、立上りの速い(立上り時間:5 0 50 高いため容量が比較的小さい場合でも容量のインピーダ

6

0 p s (ピコセカンド) 以下) ノイズ成分 v1 については、コンデンサの容量を大きくしても、ノイズを低減することはできないことがわかった。そして、この立上りの速い成分 v1 については、演算処理に使用される信号の立上り時間を速くすればするほど、ノイズ量が大きくなる。そして近年、信号の立上り時間が 5 0 0 p s 以下と速くなるにつれて、ノイズ成分の中でも立上りの速いノイズ成分 v1 が問題となってきた。

【0016】ノイズは、ある大きさ以上になると信号電圧との区別がつかなくなり、論理"1", 論理"0"を判断できなくなってしまうため、ある値以下にしなければならない。大型電子計算機など高速の演算処理をするための回路として、よく使われるECL回路では論理振幅が0.8V(ポルト)程度しかなく、電源に関するノイズ量は100mV(ミリボルト)以下にする必要がある。またBiCMOS回路においても、ECL回路と混在する場合にはBiCMOS回路の電源に発生するノイズによって、ECL回路が誤動作しないようにするためとBiCMOS回路そのものが誤動作しないようにするためとBiCMOS回路そのものが誤動作しないようにするために、電源に発生するノイズは100mV以下にする必要がある。

【0017】本発明の目的は、電源系に発生するノイズを低減する実装構造を提供することにあり、特にノイズ成分の中でも、立上りまたは立下り時間1ns以下程度の高周波のノイズを低減する実装構造を提供することにある。

[0018]

【課題を解決するための手段】上記の目的を達成するた めには、コンデンサの設置が有効であり、さらにコンデ ンサに使用される誘電体は、1GHz以上の高周波領域 でも比誘電率の低下が少ないものがよい。発生するノイ ズ成分には、100MHz (メガヘルツ) 程度の比較的 周波数の低いものから、1GHz以上の高周波のものま でが含まれている。また電源回路に並列に接続される実 際のコンデンサは、容量(キャパシタンス)とインダク タンスと抵抗との直列回路とみなすことができる。ここ でノイズを低減するには、電源に並列に接続されるイン ピーダンスを小さくする必要がある。なお容量のインピ ーダンスは、周波数と容量とに反比例し、インダクタン スのインピーダンスは、周波数とインダクタンスとに比 例する。そこでノイズを低減するには、比較的低い周波 数では容量を大きくする必要があり、GHz以上の髙周 波ではインダクタンスをある値以下にすることが重要と なる。100MH2程度の比較的低周波のノイズを効果 的に低減するには、容量は、0.1μF (マイクロファ ラッド) 以上必要である。また1GHz以上の高周波の ノイズを低減するには、ポンディングパッドからコンデ ンサまでのインダクタンスを少なくても0.05nH (ナノヘンリー) 以下にする必要があることがわかっ た。なお、1GHz以上の髙周波においては、周波数が

ンスは小さくなり、容量は少なくとも5 n F 以上であれ ばノイズ低減に効果がある。また、コンデンサの設置場 所については、LSI内ではコンデンサを形成するため のエリアが限られており、高容量のコンデンサの形成が 困難であるため、LSIの外部に形成する必要がある。

【0019】またインダクタンスについては、従来はス ルーホールやはんだ接続部などの電流の流れる部分を対 象としていたが、いろいろと詳細に検討してきた結果、 コンデンサそのものがもっているインダクタンスも考慮 する必要があることがわかった。コンデンサそのものが 10 もっているインダクタンスについて検討した結果、一般 に使用されているチップコンデンサのインダクタンス は、0.2~0.8 n H程度であることがわかった。また コンデンサの最も簡単な構成(誘電体の厚さが1mm (ミリメートル) で直径が1mm φ (ミリメートルファ イ) 程度の円柱状の物) では、0.2 n H 程度のインダ クタンスをもつ。これは電極を流れる電流以外に誘電体 部分を流れる変位電流によっても、誘電体の周りに磁界 を発生させるためインダクタンスをもつからである。つ まりインダクタンスは、電流と磁束とを関係付ける量で 20 あるため、コンデンサはリード線などを接続しない状態 においても、コンデンサそのものがインダクタンスをも っている。このインダクタンスは比較的小さいため、従 来はあまり問題にならなかったが、GH2程度の高周波 においては無視できなくなってきた。

【0020】ECL回路では、終端抵抗同時切替ノイズ を低減するために、電源Vttと電源Vccとの間にコ ンデンサを接続する必要がある。解析の結果、終端抵抗 同時切替ノイズ成分の中でも立上りの速いノイズマ」を 100mV以下にするためには、LSIの電源Vttの 30 ボンディングパッドからコンデンサの電極までのインダ クタンスを0.05 n H 以下にする必要があることがわ かった。これ以上インダクタンスが大きくなると、コン デンサによってノイズv: を100mV以下にすること は困難となる。なお、コンデンサと電源との接続に関し ては、電源Vttに相当するスルーホールはすべてコンデ ンサの一方の電極に接続され、電源Vccに相当するスル ーホールはすべて対向するもう一方の電極に接続され る。

【0021】ここで電源Vttからのインダクタンスの 40 値は、LSIが、複数個あるVttのポンディングパッ ドのすべてを電気的に短絡したときに、LSIのVtt からコンデンサまでの等価的なインダクタンスの値であ る。更に詳しく説明すれば、LSIは電位の異なる複数 種の電源を有しているので、そのそれぞれの電源につい てインダクタンスを下げる目的から、複数個のポンディ ングパッドからLSIへ給償されるとき、LSI内部で 同じ電位のものを一つにするという方法で給電してい る。ここで、LSIの電源Vttのポンディングパッド からコンデンサまでのインダクタンスの値、すなわちV 50 Ls)を0.2 n H以下にする必要がある。

8

t t のポンディングパッドの一つからコンデンサの電極 までのインダクタンスの値は、1 n H程度以下であれば よく、これを複数個並列に接続して等価的に0.05 n H 以下にすればよい。なお、今後特に断わらない限 り、インダクタンスの値は同じ種類の電源のものを並列 に接続したときの等価的なインダクタンスの値をさすも のとする。

【0022】また終端抵抗同時切替ノイズのノイズ成分 v: を100mV以下にするためには、コンデンサその もののもつインダクタンスは0.2 n H 以下とする必要 がある。これはLSIのできるだけ近くにコンデンサを 接続したとしても、コンデンサそのもののもつインダク タンスが 0.2 n H より大きくなるとノイズ量を100m V以下とすることができなくなるためである。また、コ ンデンサそのもののもつインダクタンスについては、検 **討の結果、コンデンサの誘導体層の厚さを小さくするほ** どインダクタンスが小さくなることがわかった。さらに コンデンサに接続されるスルーホールピッチが小さいほ ど、インダクタンスも小さくなることがわかった。コン デンサは、電位の異なる電源間に接続されるが、図1に 示すような構造、つまり電源Vccのスルーホールは、 コンデンサのもう一方の電極面に接続され、電源V t t のスルーホールは対向するもう一方の電極面に接続さ れ、誘電体部をスルーホールが貫通するような構造にお いて、コンデンサ自身のもつインダクタンスを0.2 n Η 以下とするには、スルーホールピツチが500μm の場合、コンデンサの誘電体の厚さを50μm以下にす る必要があることがわかった。なお、好ましくはさらに インダクタンスを0.05 n H 以下に下げるために、コ ンデンサの誘電体の厚さが5μm以下の薄膜コンデンサ とするのがよい。なお、LSIとコンデンサを形成した 基板との接続方式は、フリップチップ接続を採用するの がよい。これはフリップチップ接続のインダクタンス が、約0.02nH と小さいために、立上りの速いノイ ズを低減するのに効果的であるためである。

【0023】LSIのポンディングパッドからコンデン サまでのインダクタンスを 0.05 n H以下とするに は、スルーホールパターンによっても異なるが、基板上 のポンディングパッドからコンデンサまでの距離を10 0 μm以下にすることが好ましい。

【0024】BiCMOS回路のLSIについては、貫通電流 と電源系のインダクタンスとの影響で発生するノイズを 低減するために、電源電位と接地電位との間にコンデン サを接続する必要がある。そしてノイズ畳を100mV 以下とするためには、LSIの電源電位のポンディング パッドからコンデンサまでのインダクタンスをL」, 接 地電位のポンディングパッドからコンデンサまでのイン ダクタンスをL2 , コンデンサ自身のもつインダクタン スをL。としたときのインダクタンスの和(Li+Lz+

【0025】コンデンサの容量については、本発明が対象としている立上りまたは立下り時間1ns以下のノイズを100mV以下とするために、少なくとも5nF以上必要である。しかし好ましくは10nF以上とする方がノイズ低減効果の点から好ましい。

【0026】またコンデンサの誘電損失 t a n δ については、コンデンサがBiCMOS回路のノイズ低減に適用される場合、誘電損失 t a n δ が大きいとコンデンサに蓄積されたエネルギーがBiCMOS回路の貫通電流を流すのに使われる以外に、コンデンサ自身の損失となってしまって 10 効率的に作動しなくなるため、できれば0.5~1.5 G H z において1%以下が好ましい。

【0027】またコンデンサの等価回路を抵抗、インダクタンス、キャパシタンスの直列回路と仮定したとき、高周波では、キャパシタンスのインピーダンスが小さくなり、抵抗にかかる相対的電圧が大きくなると共に、表皮効果により見かけの抵抗が上がる現象もあることから、高周波でコンデンサを効果的に作動させるためには、電極材料はA1、Cu, Au, Agのようなできるだけ電気抵抗率の小さなものが好ましい。

【0028】またコンデンサの誘電体として使用される ものは、有機物であっても無機物であってもよい。

【0029】つぎに、電気的観点からコンデンサの効果を検討すると、終端抵抗同時切替ノイズの発生メカニズムについては次のように考えられる。終端抵抗に流れる信号電流の波形は、フーリエ級数展開によっていろいろな周波数成分に分解できる。ここで、発生するノイズ波形の周波数成分との関係について考えると、信号波形のある周波数成分における電流の大きさと電源Vccと電源Vttとの間のインピーダンスの大きさとをかけ合わ 30 せた値が大きいものが、ノイズとなるものと考えられる。ここでLSIのボンディングパッドのVttとVccとからコンデンサ側を見た場合のインピーダンスが、ノイズが発生する周波数において非常に小さければ、VttとVccとの間に発生するノイズ量は小さくなる。

【0030】なお、インピーダンスが小さくなる場合とは、インダクタンスが小さい場合やインダクタンスとキャパシタンスとが共振を起こしている場合が考えられる。またこの共振には、分布定数回路的な効果による共振も含まれる。つまりGHz程度の高周波においては、平行平板コンデンサは一種の伝送路とみなすことができ、コンデンサ端部の反射波の影響で共振を起こし、VttとVccとの間のインピーダンスが小さくなるという現象も含まれる。ここでノイズ量を100mV以下とするためには、LSIoVtteVccのボンディングパッドからコンデンサ側を見た場合のインピーダンスが、発生するノイズの周波数領域において2Q(オーム)以下にする必要がある。その発生するノイズの主要な成分の周波数は0.5~1.5GHzで2Q以下にする必要がある。

10

【0031】またBiCMOS回路の貫通電流によるノイズに対するコンデンサの効果については、次のように考えられる。LSIの電源電位と接地電位とに相当するボンディングパッドからコンデンサ側を見た場合のインピーダンスをZ(f), BiCMOS回路に流れる貫通電流の変化分を Δ Iとすると、LSIの電源と接地電位との間に発生するノイズ Δ Vは、 Δ V= $-Z(f)\Delta$ Iとなり、Z(f)が小さいときにはノイズは小さくなる。このノイズ量を100mV以下とするためには、インピーダンスZ(f)を発生するノイズの周波数領域においてZ(f)を発生するノイズの周波数領域においてZ(f)を発生するノイズの再波数領域においてZ(f)を発生するノイズの再波数領域においてZ(f)を発生するノイズの再波数領域においてZ(f)を発生するノイズの主要な成分の周波数はZ(f)0.5~1.5 GHZ(f)1.5 GHZ(f)2 でZ(f)2 でZ(f)2 にする必要がある。

【0032】なお2Ωというのは、同じ電位のボンディングパッドを電気的に短絡した条件での等価的な値である。つまりLSIはいくつかの論理回路から構成され、一つの論理回路にはある電源Aのボンディングパッドとまたある電源Bのボンディングパッドとが接続されているので、電源Aと電源Bとの一組のボンディングパッドのコンデンサ側を見た場合のインピーダンスが10Ω程度以下であればよく、複数組を並列接続した条件での等価的な値が2Ω以下となればよい。

【0033】また分布定数回路的な効果によるインピー ダンス特性は、コンデンサに適用した誘電体の比誘電 率、透磁率などの特性やコンデンサの寸法によって決定 されるため、基板上に形成したコンデンサを分割して適 当な大きさにし、主要ノイズ成分の周波数領域において インピーダンスが小さくなるようにすれば、ノイズを低 減することができる。また一つのコンデンサの下部電極 を接地電位として上部電極をいくつかに分割し、分割し た電極を異なる電位に接続することによって、一つの誘 電体層からなるコンデンサでも電位の異なる複数箇所に コンデンサを接続することができる。そして最適な設計 によって一層で形成される容量は有効に活用され、全体 的に性能を向上させることができる。さらにコンデンサ が分割してあると、ピンホール等で不良になった場合で も、不良となっているコンデンサのみをレーザ等で切断 することにより、性能をそれほど落とさずに歩留まりを 向上させることができる。

40 [0034]

【作用】LSIの電源に接続されたコンデンサは、高周波においてキャバシタンスとインダクタンスと抵抗との直列回路とみなすことができる。立上りの速いノイズ成分つまりGH2程度の高周波のノイズに関しては、キャバシタンスはショートしているとみなせるため、ノイズの低減効果は抵抗が無視できる場合、インダクタンス成分のみでほぼ決定される。よってLSIからコンデンサまでのインダクタンスを小さくすれば、高周波におけるインピーダンスが小さくなり、立上りまたは立下り時間の速いノイズ成分を低減することができる。

…(数1)

11

【0035】コンデンサを形成する基板の表面粗さ吸収層は必須構成物ではないが、高周波用誘電体の膜厚(5μm以下)と、セラミックスの焼成後の表面粗さ(数10μm)とを両立させるための解決手段の一つである。その他の解決手段としては、よく知られた方法として、表面研摩,表面へのガラス層被着,表面への樹脂層被着等を挙げることができる。

【0036】信号の伝播速度には信号経路を囲む誘電体の誘電率が大きく影響し、誘電率の小さいことが望まれる。特に、本発明で対象としている高周波で動作する回 10路では低誘電率の誘電体であることが不可欠となる。セラミック基板に誘電率の低い材料(例えば、ムライト、ガラスセラミックス等)を使用すれば、伝送路においてはその周囲を低誘電率の誘電体で囲み、電源回路では高周波領域においても大容量を維持するコンデンサを有するという、相反する要求を両立させることが可能になる。

【0037】なお、GHz以上の高周波においては、スルーホールからコンデンサに給電される電流は、コンデンサの電極の全体に拡がらずに、スルーホール周りのある範囲にしか実質的に流れなくなる。つまり高周波では電極面積が小さくなったような効果が出て、実質的な容量が小さくなる。そこで一つのコンデンサに複数のスルーホールを接続してスルーホールピッチを小さくすることにより、高周波においても動作するコンデンサとすることができる。

[0038]

【実施例】以下に、本発明を実施例によりさらに具体的 に説明するが、本発明はこれらの実施例に限定されない。

[0039]

(実施例1)

コンデンサ内蔵セラミックス基板を作製するために、ま ずコンデンサを形成するセラミック基板を作製した。セ ラミック基板を作製するためにグリーンシートを作製し た。グリーンシートを作製するには、セラミック原料と して平均粒径2μmのムライト (3Al₂O₃・2SiO 2) 粉末70~80重量%, MgO0.5~1.5 重量 %, Al₂O₃1~3重量%, SiO₂20~30重量% で、総量100%とした混合粉末100重量部とポリピ 40 ニルプチラール5~10重量部、トリクロロエチレン1 24重量部、テトラクロロエチレン32重量部、n-ブ チルアルコール44重量部、プチルフタリルグリコール 酸プチル2重量部を加え、ポールミルで24時間湿式混 合してスラリを作製した。次に真空脱気処理により適当 な粘度に調整した。そしてこのスラリをドクタープレー ドを用いて、シリコーンコートしたポリエステルフィル ム上に 0.5 mm の厚さに塗布し、その後乾燥してグリ ーンシートとした。

【0~0~4~0】次にこのグリーンシートに $1~0~0~\mu$ m ϕ の 50 である。セラミック多層回路基板は、上述のセラミック

12

・ 穴を開け、一般に使用されているタングステンペーストをその穴に充填した。次にこのシートを位置合わせし、8枚積層した。そして熱間プレスにより圧着した。圧着条件は、温度120℃,圧力50kgf/mm²である。このようにして作製した積層坂を、バインダ抜きのために50℃/hの昇温速度で昇温し、1640℃で1h焼成した。雰囲気は水蒸気と水素とを含む窒素中である。次に作製したセラミック基板の両面を研磨して平坦とし、次の大きさに切断した。

[0041]

【数1】

1 5 ma^C

【0042】次にグレーズ処理用のペーストを作製した。このペーストは、平均粒径5μmのホウケイ酸ガラス粉を70重量%、平均粒径1μmのA12O3粉末30重量%で配合し、この混合粉末100重量部にメタクリル酸系パインダ30重量部、プチルカルピトールアセテート100重量部を加えたものを30分間ライカイ機にて混合し適当な粘度に調整した。このペーストに使われたガラス粉末の組成は、SiO2を70~80重量%、B2O310~20重量%、K2O1~5重量%、ZnO0.1~0.5重量%である。このグレーズ用のペーストを上述のセラミック基板の片面に印刷し、水蒸気を含んだ窒素中で900℃、1時間で焼成した。次にこのグレーズ処理をした面を研磨して平坦とし、セラミック基板に存在するポイドを埋めた。このセラミック基板をキャリア基板として使用した。

【0043】次に上述のセラミック基板の穴埋めした面上にA1を0.2 µm 蒸着した。さらにこの上にレジストを塗布し、ガラスマスクをし、露光して現像した後にA1をエッチングした。その後レジストを除去した。

【0044】次にこの基板上にTa2Osを1μmスパッタした。さらにレジストを塗布して、露光、現像した後に、イオンミリングによりTa2Os膜をパターニングした。さらにこの上にAlを1μm蒸着し、レジストを塗布し、露光して現像した後にAlをエッチングし、レジストを除去して薄膜コンデンサを形成した。LSIとの接続部にはTi-Pt-Auをスパッタした。この上には感光性ポリイミドを塗布し、露光、現像した後に400℃で熱処理して保護膜とした。

【0045】上述のようにして作製した薄膜コンデンサ内様セラミック基板の構造を図1に示す。次にこの基板にLSIをはんだで接続し(フリップチップ接続)、A1Nキャップをこの基板及びLSIにはんだ付けした。そしてこのパッケージをモジュール基板にはんだ付けした。

【0046】モジュール基板は、セラミック多層回路基板上にポリイミドと銅との薄膜多層配線を形成したものである。セラミック多層回路基板は、上述のセラミック

基板と同様にして30層積層したものである。なお、こ のセラミック多層回路基板中には電源層が形成してあ る。さらにこのモジュール基板に電気信号入出力用のビ ンをはんだ付けした。このモジュールの概要を図3に示

【0047】コンデンサは、電気回路的にはECL回路 の電源VccとVttとの間に接続されている。つまり コンデンサの電極の一方はVttに、もう一方はVcc に接続されている。作製された薄膜コンデンサ内蔵セラ ミック基板のLSIと基板とを接続しているはんだ接続 10 部 (フリップチップ接続部) の等価的なインダクタンス は、約0.02nHである。また図1の構造における薄 膜コンデンサ自身のもつインダクタンスは、約0.05 n H であった。そしてコンデンサの容量は0.04μFで あった。このコンデンサを設置したことで、大型計算機 のモジュールに組み込んだとき、電源VttとVccと の間に発生する立上りの速いノイズviは、コンデンサ を接続しない場合と比較して、約50%に低減した。

【0048】またこのコンデンサを形成した基板上にBi CMOS回路を含むメモリLSIを搭載した。コンデンサは 20 BiCMOS回路の電源電位と接地電位との間に接続されてい る。大型計算機のモジュールに組み込んだとき、貫通電 流と電源系のインダクタンスに伴う電源系のノイズは、 コンデンサを接続しない場合と比較して、約50%低減 した。

【0049】またコンデンサを形成した基板上に、ポリ イミドを絶縁層として形成し、フォトリソグラフィーと スパッタ法を用いて、上下の層を接続するスルーホール を形成した。さらにスパッタ法でCr-SiOz系の薄 膜抵抗を形成した。薄膜抵抗は、LSI内に形成された 30 ECL回路の終端抵抗として作用する。このように基板 上にコンデンサと終端抵抗とを形成することにより、高 密度実装が可能となる。

[0050]

(実施例2)

酸化物に換算して、MgO12.9 重量%, CaO1重 量%、A12O340重量%、B2O342.1重量%、S iO24重量%の組成の平均粒径5μmのガラス粉A と、酸化物に換算して、SiO278.0重量%, B2O3 18.8重量%, K2○3重量%, Zn○0.2重量%の 組成の平均粒径5 μmのガラス粉Bと、平均粒径1 μm のA12Osを、ガラス粉Aを35重量%、ガラス粉Bを 35重量%、A12O3を30重量%の混合比で配合し、 この粉末にメタクリル酸系のパインダ20重量部,トリ クロロエチレン99重量部、テトラクロロエチレン26 重量部, フタル酸ジn-プチル1重量部を加え、ボール ミルで24時間湿式混合し、スラリを作製した。さらに 実施例1と同様にしてグリーンシートを作製した。次に 実施例1と同様にこのグリーンシートに100 µm oの

14

トは有機物を除いた成分の95%以上が銅である一般に 使用されている銅ペーストである。次に実施例1と同様 に8層積層し、積層体とした後、水蒸気を約20体積% 含んだ窒素中で980℃、1時間で焼成した。このよう にして作製したセラミック基板の両面を研磨して、平坦 とした。この基板上に、実施例1と同様にして薄膜コン デンサを形成した。なお、薄膜コンデンサの誘電体はS r TiO₃ であり厚さは1μmである。電極はA1であ

【0051】次にこの基板にLSIを図1に示すように はんだで接続し、実施例1と同様にしてLSIキャップ をはんだ付けした。このパッケージをモジュール基板に はんだ付けした。

【0052】モジュール基板はガラスセラミック多層回 路基板上にポリイミドと銅との薄膜多層配線を形成した ものである。ガラスセラミック多層回路基板は、上述の ガラスセラミックのグリーンシートに同様に穴開けを し、銅ペーストを充填した後、その銅ペーストを粘度調 整したもので、信号用のライン配線または電源用の導体 層を印刷した。さらにこのシートを60層積層したもの を上述の方法と同様に焼成した。このモジュール基板に 実施例1と同様にピンをはんだ付けし、モジュールを作 製した。

【0053】コンデンサは実施例1と同様に電源Vtt とVccとの間に接続されている。フリップチップ接続 部の等価的なインダクタンスは、約0.02nH であ る。また作製した薄膜コンデンサ自身の等価的なインダ クタンスは、約0.05nH であった。コンデンサの容 量は0.15μF であった。このコンデンサを設置した ことで、電源VttとVccとの間に発生するノイズ量 は、信号の立上り時間とほぼ等しい立上り時間をもった ノイズ成分 v: に関しては、コンデンサを設置しない場 合と比較して、約50%に低減した。 v1に遅れて来る ノイズ成分 v2 に関しては、コンデンサを設置しない場 合と比較して約10分の1に低減できた。

[0054]

(実施例3)

セラミック原料として平均粒径1μmのA1N粉末97 重量%とY2O3粉末3重量%との混合粉末100重量部 と、ポリピニルプチラール5~10重量部、トリクロロ エチレン124重量部、テトラクロロエチレン32重量 部,n-プチルアルコール44重量部、プチルフタリル グリコール酸プチル2重量部を加え、ボールミルで24 時間湿式混合してスラリを作製した。次に実施例1と同 様にしてグリーンシートを作製し、穴開けをしてタング ステンペーストを充填した。さらに積層体とした後、窒 素雰囲気中、1900℃、1時間で焼成した。さらに両 面を研磨した後、実施例1と同様にしてこの基板上に厚 さ1 µmのTa2O5を誘電体とした薄膜コンデンサを作 穴を開けた。この穴に同ペーストを充填した。同ペース 50 製した。これも実施例1と同様にLSIとAINキャッ

プとをはんだ付けしたものを、モジュール基板上にはん だ付けし、電気入出力用のピンをはんだ付けした。形成 したコンデンサそのもののインダクタンスは、0.05 n Hであり、容量は0.04μFであった。このコンデ ンサを設置したことによって、電源VttとVccとの 間で発生するノイズ量は、コンデンサを接続しない場合 と比較して、立上りの速いノイズv1 に関しては、約5 0%、遅れて来るノイズv1に関しては、約30%に低 減した。

[0055]

(実施例4)

実施例1と同様にしてスルーホールを形成したムライト 基板を作製した。スルーホール導体はタングステンであ り、ムライト基板の両面を研磨して平坦化してある。さ らに下部電極となるAg-Pd導体ペーストを印刷し た。Ag-PdのPd量は、15wt%のものを使用し た。次に実施例1と同様にして誘電体を原料とした厚さ 50μmのグリーンシートを作製した。原料として使用 した誘電体は、Pb (Fei 2Nbi 2) Os-Pb (F e 2 s W₁ s) Os - P b T i Os 系のもので比誘電率が 20 約10000のセラミックスである。次に誘電体のグリ ーンシートに穴開けをし、ムライト基板のスルーホール パターンと位置合わせをしてグリーンシートを圧着し た。

【0056】次に上述のペーストと同じAg-Pd導体 ペーストで、誘電体のグリーンシートに開けられた穴へ の充填と上部電極の印刷をした。さらに大気中、900 ℃で焼成し、ポリイミドで保護膜を形成した。

【0057】この基板にLSIをはんだで接続し、A1 のパッケージをモジュール基板にはんだ付けした。モジ ュール基板は、実施例1で使用したものと同じものであ る。

【0058】コンデンサは、実施例1と同様にLSIの 電源に接続してある。作製したコンデンサそのものがも っている等価的なインダクタンスは、約0.3 n H であ った。このコンデンサの容量は0.03μF であった。 このコンデンサを設置したことで、電源VttとVcc との間に発生する立上りの速いノイズv゛は、コンデン サを接続しない場合と比較して、約75%に低減した。

[0059]

(実施例5)

酸化物に換算して、MgO23.0重量%, Al2Os2 5 重量%, S 1 O₂ 5 0 重量%, B₂ O₃ 2 重量%の組成 の平均粒径 5 μ m のガラス粉を原料として、実施例 2 と 同様にグリーンシートを作製し、このグリーンシートに 穴開けをして銅ペーストを充填した。さらに銅ペースト で信号配線またはグランド層を印刷した。このシートを 60層積層した後、水蒸気を約20体積%含んだ窒素中 で900~1000℃で焼成した。

[0060]

【数2】

…(数2) 100mm

16

【0061】このようにして作製した上記の大きさのセ ラミック多層回路基板を実施例1と同様にして平坦化し た。次にこの基板上にTi (0.1 μm)-Pt(0.1 μ m) - Au (0.3 μm) を蒸着し、タンタルを 0.5 μ mスパッタした。さらにイオンミリングによりパターニ ングした。

【0062】次に陽極酸化によりタンタルを0.2 µm 10 だけTa₂O₅に変えた。陽極酸化とは、リン酸水溶液な どの電解質に、セラミック基板状のタンタルを陽極とし て電圧をかけ、タンタルを酸化させる方法である。この ようにして作製したTa₂O₅ 膜上にTi (0.2 μm) -Pt (0.2 μm) -Au (1 μm) を蒸着した。

【0063】さらにこの上に保護膜としてポリイミド膜 を形成し、フォトリソグラフィーの技術でパターニング した。

【0064】次にこの基板上にLSIをはんだで接続し た。コンデンサは、実施例1と同様にLSIに接続して ある。LSIのポンディングパッドからコンデンサまで のインダクタンスは、0.05nH であつた。そしてコ ンデンサの容量は2μFであった。このコンデンサを設 置したことで、電源VttとVccとの間に発生する立 上りの速いノイズviは、コンデンサを接続しない場合 と比較して、約50%に低減した。なお、ノイズv2 に 関しては、約10%に低減した。

[0065]

(実施例6)

Nキャップをこの基板及びLSIにはんだ付けした。こ 30 実施例5で作製したセラミック多層回路基板上に、実施 例5と同様にして、Ti (0.1 μm) - Pt (0.1 μ m) -Au (0.5 μ m)を蒸着し、タンタルを0.5 μ m スパッタした後、陽極酸化により厚さ0.2 µm の Ta₂O₅膜を形成した。次にTa₂O₅上にA1膜を以下 の大きさになるようにフォトリソグラフィーのプロセス でパターニングした。

> 【0066】また、以下の大きさであるA1電極と隣の A 1 電極との間は、 0.5 mm の間隔がある。

[0067]

40 【数3】

... (数3)

【0068】次に実施例5と同じこのA1電極上に保護 膜としてポリイミド膜を形成し、パターニングした。こ の基板上にLSIをはんだで接続した。コンデンサは、 実施例1と同様でLSIの電源に接続してある。

【0069】 LSIのポンディングパッドからコンデン サまでのインダクタンスは、0.05mHであった。LSIの VttとVccのポンディングパッドに接続される部分 から、コンデンサ側を見たときの電気的特性は、電極を 50 分割し等価的にコンデンサを分割したことによって、約

 $500\,\mathrm{MHz}$ で共振現象を起こした。さらに $0.5\sim1.5\,\mathrm{GHz}$ におけるインピーダンスは、 $0.5\,\Omega$ 以下であって、立上りの速いノイズ成分 v_1 は約 $40\,\mathrm{%}$ に低減できた。またピンホール等のあいたコンデンサ部分を、レーザー等でLSIの電源ラインと切り離すことによって、性能をそれほど損なわずに歩留まりを約 $10\,\mathrm{fm}$ に向上させた。

[0070]

(実施例7)

実施例2で作製したガラスセラミックスのグリーンシー *10* トに実施例1と同様にして穴開けをし、銅ペーストを充 填した。次に銅ペーストで信号配線またはグランド層を 印刷した。このシートを実施例1と同様にして60層積 層し、積層体とした後、水蒸気を約20体積%含んだ窒 素中で900~1000℃で焼成した。このようにして 作製したセラミック基板の両面を研磨して平坦化した。 さらにポリイミド層を形成して、フォトリソグラフィー 技術によりスルーホール部分のポリイミドを除き、ポリ イミド上に銅の膜をメッキにより形成した。次にエッチ ングにより電極パターンを形成し、プラズマ重合法を用 20 いてポリイミドの有機薄膜を形成した。有機薄膜の比誘 電率は約4であり、厚さは1µmである。さらにマスク をして、イオンミリングによりスルーホール部分の有機 薄膜を取り除き、有機薄膜上に銅の膜をメッキにより形 成した。その後エッチングによって電極パターンを形成 し、この上に実施例1と同様の保護膜を形成した。

[0072]

(実施例8)

実施例 3 で作製したA 1 Nのグリーンシートを 5 枚積層し、圧着して積層体とした。さらに窒素雰囲気中,1900℃,1時間で焼成した。そして両面を研磨し、0.5 mmの板とした後、A 1を0.2 μ mスパッタした。次にTa2Osを0.5 μ m スパッタした。そしてイオンミリングによりTa2Os膜をパターニングした。次にA 1を0.2 μ m スパッタし、イオンミリングによりパターニングした。その後Ti-Pt-Auを蒸着して接続部を形成した。さらにA 1 N板を加工して、冷却用のフィンとした。

【0073】次にTAB接続方式で上述のコンデンサを 形成した基板とLSIとを接続した。フィルムリードに はスズ(Sn)がメッキされており、LSI及びコンデ ンサの接続部にはAu-Snが形成されている。なお、 18

LSIはBiCMOS回路が形成されているものであり、コンデンサはBiCMOS回路の電源電位と設置電位とに接続されている。

【0074】次にLSIをAIN基板にはんだ付けした。電源に発生するノイズ量は、コンデンサを接続しない場合と比較して、約60%に低減した。このモジュールは、熱抵抗の小さなAIN基板を使用しているため、LSIを効率よく冷却することができる。なお、さらに熱抵抗を小さくしようとする場合には、LSIとコンデンサとの間に熱伝導グリース等を挿入するとよい。

[0075]

(実施例9)

実施例1と同様にして、ムライト基板上にコンデンサを形成した。次にこの基板上にLSIをはんだで接続した。そしてムライト基板のコンデンサを形成していない面のスルーホール部に金をメッキした。さらにLSIをA12O3基板にはんだ付けして、ワイヤボンディングで配線をした。なお、LSIはBiCMOS回路が形成されているものであり、コンデンサはBiCMOS回路の電源電位と設置電位との間に接続されている。電源に発生するノイズ量は、コンデンサを接続しない場合と比較して、約50%に低減した。

[0076]

(実施例10)

実施例1で作製したムライト基板上にポリイミドを絶縁 層とし、フォトリソグラフィーとスパッタ法とを用い て、上下の層を接続するスルーホールと薄膜抵抗とを形成した。抵抗材料はCr-SiO2系のものである。ま たこの薄膜抵抗は、LSI内部に形成したECL回路の 終端抵抗として機能する。

[0077] 次にこのポリイミド層上に実施例7と同様にして、ポリイミドを誘電体としたコンデンサを形成した。誘電体の厚さは $0.8\,\mu\mathrm{m}$ である。コンデンサの容量は、 $5\,\mathrm{n}$ Fであった。LSIのポンディングパッドからコンデンサまでのインダクタンスは、 $0.05\,\mathrm{n}$ H であった。コンデンサを形成したことにより、終端抵抗同時切替ノイズの中で、立上り時間の速いノイズ v_1 は、約60%に低減した。

(実施例11)

9 実施例10と同様にしてムライト基板上にスルーホール を形成したポリイミド層を形成した。さらにスパッタ法 で薄膜抵抗を形成した。

【0078】次に実施例1と同様にムライト基板上にコンデンサを形成した。さらにコンデンサを形成したムライト基板の下に上述の薄膜抵抗を形成したムライト基板をはんだで接続した。このような構造とすることにより、基板の同一面上にコンデンサおよび薄膜抵抗を形成するよりも歩留まりを向上させることができる。

[0079]

0 (実施例12)

実施例12と同様にしてムライト基板上に薄膜コンデンサを形成した。次にこの基板のコンデンサを形成していない方の面に実施例10と同様にして薄膜抵抗を形成した。このような構造とすることにより、実施例11で作製したものよりも実装密度を向上させることができ、さらに接続部を減少させることにより、信頼性を向上させることができる。

[0080]

(実施例13)

実施例1と同様にしてムライト基板を平坦化し、タンタ 10 ルをスパッタした。さらにイオンミリングによりパターニングした。次にタンタルの一部に窒素イオンを打ち込んで窒化タンタルとし、薄膜抵抗を形成した。また残りのタンタルを実施例5と同様にして、陽極酸化してコンデンサを形成した。このような構造とすることにより、終端抵抗と薄膜コンデンサとを一体化させることができる。

[0081]

(実施例14)

実施例7で作製したガラスセラミック多層回路基板上 20 に、ポリイミドを絶縁材料とし、銅を信号配線、電源層またはグランド層とした薄膜多層配線を形成した。次に電気信号入出力用または電力供給用のピンを接続した。さらにこの基板上に実施例1で作製した薄膜コンデンサと薄膜抵抗とを形成したムライト基板をはんだ付けした。さらにそのムライト基板上にECL回路またはBiCM OS回路を有するLSIをフリップチップ接続ではんだ付けした。ムライト基板は、LSIのキャリア基板である。次にキャリア基板上にA1Nのキャップをかぶせ、電源基板及び冷却系に上述のセラミック多層回路基板を接続して大型電子計算機のモジュールを作製した。計算機を動作させたところ、信号の立上り時間を500ps 以下とした場合でも、電源のノイズ量を100mV以下とすることができ、正常に動作させることができた。

[0082]

(実施例15)

本発明の実施例を図18, 図19-a図, 図19-b図, 図19-c図及び図20に従って説明する。

【0083】図18は、本発明の実施例の断面図、図19-a図、図19-b図、及び図19-c図は、図18 40の一部の拡大断面図であり、31はコンデンサ部品、32はガラス層、33は接続用突起、34はコンデンサ質 通配線、35は五酸化タンタル、36はアルミニウム電極、37はガラス、38はアルミナ基板を意味する。

【0084】この実施例の構造は、2枚のアルミナ基板38がコンデンサ部品31を挟んだ形態をなしている。2枚のアルミナ基板38及びコンデンサ部品31は、ガラス層32で接着されている。配線には、コンデンサ部品31内のコンデンサにつながる物、即ち、スルーホール4、及びコンデンサに接続しないスルーホール4があ

り、また、コンデンサに接続しないスルーホール4に は、コンデンサ部品31を経由する物と経由しない<mark>物が</mark>

は、コンデンサ部品31を経由する物と経由しない物がある。この3つの場合について部分拡大をすると、図1

9-a図から、図19-c図になる。

【0085】図19-a図は、配線がコンデンサに接続している部分である。上下のアルミナ基板38内のスルーホール4から突き出した接続用突起33(これは、スルーホール4と同じくタングステンのペーストを焼成して得られる。)が、コンデンサの電極であるアルミニウム電極36に接触している。このアルミニウム電極36は、厚さが 5μ mである。2枚のアルミニウム電極36は、厚さが 5μ mである。2枚のアルミニウム電極36に挟まれた形で五酸化タンタル35の薄層がある。この層の厚さは、約 0.1μ mである。コンデンサの誘電体層は、できるだけ薄い方が容量の観点からは望ましい。しかしながら、 0.1μ m以下では完全な連続膜にならない場合があり、良好なコンデンサにならない。また、膜厚を厚くすると、絶縁性の面では有利であるが、容量が低下する。

【0086】図19-b図は、配線がコンデンサを全く 経由しない部分である。上下のアルミナ基板38内のコ ンデンサに接続しないスルーホール4から突き出した接 統用突起33 (これは、コンデンサに接続しないスルー ホール4と同じく、タングステンのペーストを焼成して 得られる。)が、お互いに接触している。この部分で は、図19-a図の部分よりアルミニウム電極36及び 五酸化タンタル35の厚さを合計した厚さの半分(約5 μm) だけ突起の突き出し量を大きくしてある。図19 -c図は、配線がコンデンサ部品31内を貫通する部分 である。上下のアルミナ基板38内のスルーホール4か ら突き出した接続用突起33が、コンデンサ貫通配線3 4に接触している。このコンデンサ貫通配線34は、長 さが10.1µmである。コンデンサ貫通配線34を、コン デンサの電極であるアルミニウム電極36或いは五酸化 タンタル35から電気的に絶縁するため、ガラス37が コンデンサ貫通配線34を取り巻いている。ガラス37 の比誘電率は約10で、五酸化タンタル35の約25に 比べ小さく、伝送遅延を小さくするのに役立っている。

【0087】本実施例の製造プロセスについて説明する。

0 [0088]

(i) 予め、スルーホール4, コンデンサに接続しない スルーホール4, 接続用突起33をタングステンペース トの同時焼成により形成した、焼成済みのアルミナ基板 38を一組(2枚)用意する。

[0089]

(ii) コンデンサ部品31をガラスで挟んだ部材を必要 個数(図18では2個)用意する。

[0090]

品 3 1 内のコンデンサにつながる物、即ち、スルーホー (i i i)コンデンサ部品 3 1 をガラスで挟んだ部材を 2 枚ル 4 、及びコンデンサに接続しないスルーホール 4 があ 50 のアルミナ基板 3 8 の間に配置し、位置合わせして、加

圧しながら窒素中で500℃に加熱し、ガラスを溶かして接着する。

[0091]

次に、コンデンサ部品31をガラスで挟んだ部材の製造 プロセスについて説明する。アルミナ基板38について は、特に説明を要しないので、省略する。

[0092]

(i) 基板上に電極を形成し、さらにその上に誘電体を 形成した半コンデンサ部品を一組(2枚)用意する。

[0093]

(ii) 表面の五酸化タンタル35 (厚さ $0.04\mu m$)上に、タンタルのアルコキシドを加水分解して得られたゾル状物質をスピンナで約 $0.01\mu m$ 塗布し、それを接着剤として両者を接着する。

[0094]

(iii)溶媒であるアルコールを蒸発させ、同時に接着剤を分解するために、約400℃で熱処理をする。その結果、コンデンサ部品31をガラスで挟んだ部材が完成する。

【0095】次に、半コンデンサ部品の製造プロセスを 20 述べる。

[0096]

(i) 厚さ約0.5mm のガラス基板上に接着剤を塗布する。

[0097]

(ii) 厚さ約 10μ mの低融点ガラス箔を貼りつける。 [0098]

(iii)厚さ約5 μ mのアルミニウム電極36を箔で供給する。

[0099]

(iv) タンタルのアルコキシドを加水分解し、ゾル状になった物質をスピンナで塗布する。1回の塗布で約0.01μm の五酸化タンタルの薄層を形成する。

[0100]

(v)(iv) を4回繰り返す。

【0101】本実施例で得られた五酸化タンタルの薄膜は、1GHzにおいて比誘電率が25、誘電損失が0.5%であり、優秀な高周波特性を示した。また、膜厚を0.1 μ mと薄くできたので、一辺10 μ mの正方形で約0.2 μ Fの大容量を実現できた。回路方式にもよるが、100 μ Hz程度のノイズ防止に必要な容量は0.1 μ Fである。本実施例では、充分な容量を比較的比誘電率の小さい五酸化タンタルを用いて実現することができた。また上記と同様のプロセスを用い、イオンミリング等でパターンニングをして、図20に示すようなコンデンサを内蔵した基板を作製した。

22

る。ただし、真空は還元性の雰囲気であり、スパッタリングや蒸着では、皮膜の堆積時に五酸化タンタルの酸素が一部無くなりやすい。即ち、化学量論組成から外れやすい。酸素を添加したスパッタリングを行うとか、酸素イオンを照射しながらの薄膜形成、即ち、イオンミキシングを行う等の工夫が必要になる。また、メッキでは、膜中に水素を吸蔵したり、その他の不純物が入り込みやすいので、絶縁性が損われる場合がある。メッキの後処理で対策を講じなければならない場合がある。

10 【0103】また、本実施例では、アルミニウム電極36を箔で供給したが、蒸着、メッキ等の薄膜形成方法を利用してもよい。箔で供給する方法は、塗布法と同じく、大面積化に適している。コンピュータは、高速化のために、基板数を減らす努力がなされている。その場合、1枚の基板の面積は大きくなる傾向にある。本実施例の製造方法は、この趨勢に合致した製造方法である。

【0104】すでに述べたが、雑音にはスイッチングによる電源電圧の変動、及びクロストークがある。スイッチングノイズを押さえることで、ほとんどの回路は正常動作をする。電源電圧の変動を押さえるためには、電源配線と接地配線の間にコンデンサを挿入する、いわゆる平滑コンデンサの挿入が有効である。本実施例でも、コンデンサは電源配線と接地配線の間に挿入するように配線の設計をした。

【0105】すでに述べたように、アルミニウム電極36の膜厚は 5μ mであり、層抵抗は 0.05Ω 以下である。層抵抗が 0.5Ω を越えると高周波でのコンデンサによる平滑効果が薄れる。本実施例の層抵抗は、層抵抗の上限を充分クリヤしている。

30 (実施例16)

本発明の実施例を図21に従って説明する。36はアルミニウム電極、39はムライト基板、40はアルミニウム電極配線、41はアルミニウム貫通配線、42はポリイミド、43はパリウム・鉛・ネオジウム・チタンの複合酸化物を意味する。

【0106】図21の構造は、タングステンの同時焼成により内部に配線を施したムライト基板39の表面にコンデンサを含む配線層を積層形成した形態をなしている。誘電体として、高周波特性に優れている上に比誘電率も1GHzで約90と大きい、パリウム・鉛・ネオジウム・チタンの複合酸化物(BaO・PbO・Nd2O3・4TiO2)43を使用し、コンデンサの容量を大きくできるようにした。膜厚は0.1μmである。パリウム及びチタンの酸化物を含む複合酸化物は、比較的比誘電率が高く、しかも、1GHz以上の高周波でも誘電率の低下、誘電損失の上昇が小さいので、本発明のコンデンサの誘電体として最適である。特に、その中でも、本実施例で選んだパリウム・鉛・ネオジウム・チタンの複合酸化物(BaO・PbO・Nd2O3・4TiO2)は、Erが約90と大きいので有利である。基板材料には

セラミックスとしては、比誘電率の小さいムライト(3 $A 1_2 O_3 \cdot 2 S 1 O_2$, $\epsilon r = 6.5$)を使用し、表面の配線層の絶縁には、比誘電率が特に小さいポリイミド42 ($\epsilon r = 3.5$)を使用して、伝送遅延を極力小さくする構造とした。

【0107】なお、コンデンサの電極材料としては、実施例15と同じアルミニウムとした。電極には、より比抵抗の小さい锅の使用が望ましいが、鍋にはポリイミドとの反応性があること、パリウム・鉛・ネオジウム・チタンの複合酸化物43形成過程での空気中の熱処理に耐 10 えられないことの理由で、銅の使用を断念した。ポリイミド及びアルミニウムの膜厚は、どちらも5μmとした。

【0108】ここで、本実施例の製造プロセスを簡単に述べる。

[0109]

(1) 内部にスルーホール4を形成したムライト基板3 9を用意する。

[0110]

(ii) その片方の表面(図21では上)に、まずポリイ 20 ミド42をスピンナで塗布する。

[0111]

(iii)窒素中最高温度350℃でキュアし、スルーホール4の表面部をエッチングして穴を開け、スルーホール4の表面部を露出する。

[0112]

(iv) 全面にアルミニウムを蒸着し、上記した穴の部分 (アルミニウム電極配線40及びアルミニウム貫通配線 41になる)及びアルミニウム電極36以外をエッチン グ除去する。

[0113]

(v) パリウム・鉛・ネオジウム・チタンの複合酸化物 43を形成する。(後程詳しくこのプロセスを説明する。)

(vi) イオンミリングでパリウム・鉛・ネオジウム・チタンの複合酸化物43の不要部をエッチング除去する。

[0114]

(vii)アルミニウム電極配線40,アルミニウム貫通配線41、及びコンデンサの上部電極であるアルミニウム電極36を形成するため、アルミニウムを蒸着,パター 40ン形成する。

[0115]

(viii)最後に、表面層のポリイミド42を塗布し、アルミニウム電極配線40及びアルミニウム貫通配線41の 上端部をエッチングして露出し、完成する。

【0116】次に、パリウム・鉛・ネオジウム・チタン の複合酸化物 (BaO・PbO・Nd2O3・4Ti O2) 43の製造プロセスについて説明する。

[0117]

(i) 還流管付四ツロフラスコ(500m1用)にパリ 50 に、スパッタリングと同じように構造が破壊される。さ

24

ウム (Ba) 1.37 g (0.01mol) とイソプロ ピルアルコール (i-C₃H₇OH)80mlを入れ、オ イルパスを用い、窒素中80℃で30分間還流する。溶 液中では、パリウムのアルコキシドが形成されている。

[0118]

(ii) この四ツロフラスコにチタンのアルコキシド {Ti (OCsHr) ₁} 11.3g (0.04mol)をイソプロピルアルコール (i-CsHrOH) 100mlに溶解した溶液、鉛のアルコキシド {Pb (OCsHr) ₂} 3.25g (0.01mol)をイソプロピルアルコール (i-CsHrOH) 50mlに溶解した溶液、及び硝酸ネオジウム {Nd (NOs) s・5H2O} 4.20g(0.01mol)をイソプロピルアルコール (i-CsHrOH) 50mlに溶解し、窒素中、80℃で30分間反応させた溶液(Nd (OCsHr) s)をそれぞれ滴下ロートに入れ装着する。

[0119]

(iii) Ti (OC₃H₁)₁, Pb (OC₃H₁)₂、及びN
d (OC₃H₁)₃ の溶液を同時に1時間かけて滴下する。滴下後、反応溶液を80℃に保ち2時間撹拌する。

[0120]

(iv) 水 (H₂O) 1.26g (0.07mol) 及び酢酸 (CH₃COOH) 6g (0.1mol) をイソプロピルアルコール (i-C₃H₇OH) 30mlに溶解した溶液を滴下ロートを用い30分間かけて滴下する。

[0121]

(v) この反応溶液を80℃で2時間撹拌した後、還流管をリーピッヒ冷却管等に取り替え、減圧蒸留できる装置とする。

30 [0122]

(vi) この装置を用い、反応媒体であるイソプロピルアルコール ($i-C_3H_7OH$) を蒸留除去し、反応溶液を100mlまで濃縮する。

[0123]

(vii) この濃縮溶液をスピンナを用い、塗布する。(1回の塗布で約 0.01μ mの膜厚が得られる。完全な連続膜にするため、本実施例では塗布回数を10回とした。)(viii)空気中400℃で1時間熱処理し、BaO・PbO・ Nd_2O_3 ・ $4TiO_2$ の薄膜が完成する。

【0124】本実施例のような複合酸化物は、蒸着やスパッタリングといった通常の薄膜形成方法で形成することが難しい。その理由は、目的とする構造及び組成を基板上で実現することが難しいことによる。例えば、目的組成(BaO・PbO・Nd2O2・4TiO2)のターゲットによるスパッタリングでは、スパッタリングによるエネルギーで複合酸化物の結合が外れ、基板上には、組成は近似しているが、構造の全く異なる物質が形成される。また、目的組成をるつぼに入れて蒸着、或いはエレクトロプレーティングをしようとすると、蒸発する際なった。

らに、構成物間の蒸気圧の差によって蒸気圧の低いもの が選択的に堆積する結果、組成までずれる。組成をずら さないようにするには、複数の蒸発源から構成物を別々 に蒸発させる方法がある。この場合、基板上で複合酸化 物になる保証がない。また、真空雰囲気は、還元性を持 っており、スパッタリングでも、純粋のアルゴンでな く、酸素を混入したガス雰囲気で行う必要があるが、こ の酸素の作用は消極的、即ち、ターゲット中の酸素の離 脱を抑えるというものである。その点、イオンミキシン グ法で、スパッタリング、或いは、イオンピームスパッ 10 タリング、蒸着で粒子が基板に飛来する途中の経路に酸 素イオンを照射して、酸化を促進する方法もある。この 場合には、原料として酸化物でなく金属元素のままでも よく、蒸発のコントロールはやりやすい。しかし、この 場合でも、基板上の薄膜が目的の複合酸化物になってい る保証がない。

【0125】その点、本実施例の方法は、複合酸化物が 分解するほどの加熱工程を含まないので、比較的容易に 1 μm以下の複合酸化物の薄膜を形成することができ 作製するための現在のところ唯一の方法である。

【0126】本実施例のセラミック基板には、高速動作 のLSIチップが10個搭載される。すでに述べたよう に、高速動作の回路では、雑音の発生源或いは雑音の影 響を受ける地点にできるだけ近い位置にコンデンサを配 置する必要がある。さらに、LSI間で雑音の相互干渉 があってはならない。従って、本実施例では、LSIチ ップ毎に、その直下にコンデンサを備えることにした。 すなわち、コンデンサを10個備えた。そのため、一つ のコンデンサの寸法は一辺5mmと、実施例15より小 30 さくなったが、比誘電率の大きい誘電体を採用したた め、各々のコンデンサの容量は約0.2μF と、実施例 15とほぼ同じになった。すでに述べたように、0.1 μ F 以上の容量があれば100MHz以上のノイズ低 減の効果があるので、本実施例のコンデンサの容量は、 充分大きい。

[0127]

(実施例17)

実施例16では、BaO・PbO・Nd2O3・4TiO 2 を誘電体として使用したが、本実施例では、パリウム 40 とチタンとタングステンの複合酸化物(BaO・4Ti $O_2 \cdot O.1WO_s$)を用いた。次に合成方法について説明 する。

[0128]

(i) 還流管付三ツロフラスコ (300m1用) にパリ ウム (Ba) 1.37g (0.01mol) とイソプロピ ルアルコール (i-C₃H₇OH)80mlを入れ、オイ ルバスを用い、窒素中80℃で30分間還流する。その 結果、フラスコ内は、パリウムのアルコキシド(Ba (OC3 H1) 2) のアルコール溶液になる。

26

(ii) この三ツロフラスコにチタンのアルコキシド {T i (OC₃H₇) ₄} 11.3g (0.04mol) をイソプロ ピルアルコール (1-C3H7OH)100mlに溶解し た溶液、及びタングステンのアルコキシド{W(OC2 H₅)₅} 0.4g (0.001mol) をイソプロピルア ルコール (i-C₃H₇OH)50m1に溶解し、窒素 中、80℃で30分間反応させた溶液をそれぞれ滴下口 ートに入れ装着する。

[0129]

(iii) Ti (OCs H1) 4、及びW (OCs H1) 5の溶液 を同時に1時間かけて満下する。滴下後、反応溶液を8 0℃に保ち2時間撹拌する。

[0130]

(iv) 水 (H2O) 1.8g (0.1mol) 及び酢酸 (CH₃COOH) 4.2g(0.07mo1)をイソプ ロピルアルコール (i - C₃ H₇ OH) 20 m l に溶解し た溶液を滴下ロートを用い30分間かけて滴下する。

[0131]

(v) この反応溶液を80℃で2時間撹拌した後、還流 る。本製法は、1μm以下の複合酸化物を、再現性よく 20 管をリーピッヒ冷却管等に取り替え、減圧蒸留できる装 置とする。

[0132]

(vi) この装置を用い、反応媒体であるイソプロピルア ルコール (i-C₃ H₂ OH) を蒸留除去し、反応溶液を10 0m1まで濃縮する。

[0133]

(vii)この濃縮溶液をスピンナを用い、塗布する。(1 回の塗布で約0.01μmの膜厚が得られる。完全な連 統膜にするため、本実施例では塗布回数を10回とし た。) (viii)空気中400℃で1時間熱処理し、BaO 4TiO2・0.1WO3の薄膜が完成する。

【0134】本実施例では、構成元素が実施例16より 少ないため、合成が容易である。その反面、1ギガヘル ツにおける比誘電率が約60と第2の実施例より小さか った。

[0135] 実施例16及び実施例17では、バリウ ム、ネオジウム、タングステンのアルコキシドが安定に 存在しない。イソプロピルアルコール中で加熱還流する ことで、これらのアルコキシドを生成することを見い出 したため、これらの実施例が可能になった。

[0136]

(実施例18)

図22-aは、代表的なNTL回路である。図22-b は、アクティブ・ブルダウン付きNTL回路の回路図で ある。通常のプルダウン機能のないNTL回路(図22 - a) では、出力が"ロー"から"ハイ"になるとき (即ち、Q1が"オン"から"オフ"になるとき)、負荷 につながった浮遊容量(図ではCL)に充電された電荷 は、出力端の抵抗 (Rp) で徐々に放電される。アクテ 50 ィブ・ブルダウン付きNTL回路の特徴は、この放電を

トランジスタでアクティブに行う点にある。図22-b の右下のQp で表わされたトランジスタがブルダウン用 で、負荷につながった浮遊容量(図ではC_L)の電荷を 強制的に放電する。その経路を図では曲がった矢印で表 示した。強制的に放電するため、通常のNTL回路に比 較して放電時の経過時間が小さく、高速化を図ることが できる。

【0137】ところが、急激に放電するため放電時の電 流変化が大きく、電源電圧の変動を招きやすい。この変 動が雑音となって誤動作に結びつく。これを避けるた 10 ピュータを得ることができた。 め、高速動作のコンデンサが必須となる。しかも、電流 の変化による電圧変化は、回路の誘導成分に比例するの で、コンデンサとアクティブ・ブルダウン付きNTL回 路の距離を極力小さくし、その間の誘導成分を小さくし なければならない。そして何れのコンデンサも入力電流 波に充分追従する周波数特性を備えている必要がある。 セラミック基板と一体にすることでコンデンサの接続部 (リード等) によるインダクタンス成分の発生を抑える ことができる結果、外付けのコンデンサに比べて雑音電 圧の発生が大幅に低減されていることが明白である。そ 20 れと同時に、コンデンサの容量が、最低0.1μF 必要 であることも明らかである。

【0138】次に図1のように、アクティブ・ブルダウ ン付きNTL回路の搭載されたLSIチップ1の直下 に、高速動作のコンデンサ(容量 0.5 μF)を内蔵し たセラミック基板3を配置した。本実施例では、さら に、セラミック基板3とLSIチップ1との接続にワイヤ ボンディングでなく、誘導成分の少ないフリップチップ 接続方式を採用して、ノイズ低減効果を確実なものにし た。その結果、1GHzにおけるノイズ発生は、10mV *30* 以下に抑えられ、充分な動作マージンを確保することが できた。

[0139]

(実施例19)

静電容量が1μFで、且つ誘電損失が0.8% のコンデ ンサを半導体チップ当たり、且つ電源当たり1個ずつ持 つセラミック基板をスーパーコンピュータに実装した。 コンピュータ内部の一部を図23に示す。実施例15~ 18で既に構造及び製法を説明したセラミック基板を装 着した半導体パッケージ46は多層プリント基板44に 40 三次元に装着され、コネクタによってプラッタに接続さ れる。本実施例では上部プラッタと下部プラッタの二段 に構成され、下部プラッタの下方より冷却用空気が送ら ・れ、両者のプラッタの間にクロスフローグリッド45が 設けられ、冷却による温度のばらつきをなくすように工 夫される。

【0140】半導体パッケージ46として、論理用パッ ケージ, VR(ベクトル レジスタ) 用パッケージ, 主配 億用パッケージ、拡張記憶用パッケージが用いられ、高 集積論理プラッタに装着される。

【0141】 **論理用パッケージには** 論理LSI, RAM モジュール, VR用パッケージには、論理LSI, VR LSI, 主記憶にDRAM (ダイナミック ランダム アクセス メモリ) 等が用いられ、これらのパッケージ

はプリント基板に表面実装、アキシャル実装、両面実装 等によって装着される。

28

【0142】本実施例によれば、電源の電圧変動(ノイ ズ)を波高値で100mV以下に抑えることができた。 その結果、LSIの動作周波数1GHzのスーパーコン

[0143]

【発明の効果】演算の高速化のために、信号の立上りを 速くすればするほどノイズ成分の中で立上りの速い成分 の比率が大きくなつていき、この立上りの速い成分を除 去できなければ、計算機は正常に動作できなくなる。

【0144】本発明によれば、従来の方式では取り除く ことができなかつた立上りの速いノイズ成分も除去する ことができる。従って、演算処理に使用される信号の立 上りを速くすることができ、計算機の演算速度の高速化 が達成できる。

【図面の簡単な説明】

【図1】キャリア基板上に薄膜コンデンサを形成した断 面図である。

【図2】キャリア基板上にコンデンサを形成したパッケ ージの概要を示す図である。

【図3】モジュールの概要を示す図である。

【図4】信号の論理振幅とノイズ波形とを示す図であ

【図5】LSIのボンディングパッドからコンデンサま でのインダクタンスとノイズ量v」との関係を示す図で

【図6】コンデンサ自身のインダクタンスとノイズ量 v 」との関係を示す図である。

【図7】キャパシタンスとノイズ量との関係を示す図で

【図8】コンデンサの誘電体厚さとコンデンサ自身のも つインダクタンスとの関係を示す図である。

【図9】BiCMOS回路におけるインダクタンスとノイズ量 との関係を示す図である。

【図10】モジュール基板上に薄膜コンデンサを形成し た場合の概要図である。

【図11】薄膜コンデンサを分割して形成した場合の概 要図である。

【図12】TAB接続にコンデンサを形成した構造の概 要図である。

【図13】ワイヤポンディング接続にコンデンサを形成 した構造の概要図である。

【図14】キャリア基板上に薄膜抵抗と薄膜コンデンサ とを形成した構造の概要図である。

50 【図15】キャリア基板上にコンデンサを形成した場合

の接続構造の概要図である。

【図16】キャリア基板の表裏面にコンデンサと薄膜抵抗とを形成した構造の概要図である。

【図18】本発明による実施例を示す断面図である。

【図19】本発明による実施例を示す部分断面図であ る。

【図20】コンデンサを内蔵した基板の概要を示す断面 図である。

【図21】基板上に形成したコンデンサの概要を示す断面図である。

【図22】代表的なNTL回路の回路図及びアクティブ・プルダウン付NTL回路の回路図である。

【図23】本発明のコンデンサ内蔵基板を採用したコン ピュータの一部の概要図である。

【符号の説明】

1…LSI、2…フリップチップ接続、3…セラミック 基板、4…スルーホール、5…ポンディングパッド、6

時間


…はんだ、10…A1Nキャップ、11…コンデンサ、12…セラミック多層回路基板、13…電気入出力用ピン、14…導体配線、15…電源層、16…冷却フィン、17…フィルム、18…フィルムリード、19…銅ーポリイミド薄膜多層回路、20…熱伝導グリース、21…AuーSn接合、22…ワイヤ、23…ポリイミド、24…薄膜抵抗、25…タンタル電極、26…A1N基板、28…表面粗さ吸収層、29…コンデンサ内配 線、30…コンデンサ内絶縁層、31…コンデンサ部品、32…ガラス層、33…接続用突起、34…コンデ


30 …納緑層、7…電極B、8…誘電体、9


ンサ貫通配線、35…五酸化タンタル、36…アルミニウム電極、37…ガラス、38…アルミナ基板、39…ムライト基板、40…アルミニウム電極配線、41…ア


ルミニウム貫通配線、42…ポリイミド、43…パリウム・鉛・ネオジウム・チタンの複合酸化物、44…多層 プリント基板、45…クロスフローグリッド、46…半


導体パッケージ。












【図19】


【図20】


20



[図21]

図 21





フロントページの続き

(51) Int. Cl. 5

識別記号 庁内整理番号

FΙ

技術表示箇所

(72)発明者 加藤 明

25/18

// H01L 25/04

茨城県日立市久慈町4026番地 株式会社日

立製作所日立研究所内

(72)発明者 鈴木 秀夫

茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内

(72)発明者 山田 一二

茨城県日立市久慈町4026番地 株式会社日

立製作所日立研究所内

(72)発明者 髙橋 正昭

茨城県日立市久慈町4026番地 株式会社日

立製作所日立研究所内

(72)発明者 中西 敬一郎

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

THIS PAGE BLANK (USPTO)